



DEMANDE INTERNATIONALE PUBLIÉE EN VERTU DU TRAITE DE COOPERATION EN MATIÈRE DE BREVETS (PCT)

(51) Classification internationale des brevets ⁷ : H01L 21/762, 21/263, 23/14, 21/76	A1	(11) Numéro de publication internationale: WO 00/24054 (43) Date de publication internationale: 27 avril 2000 (27.04.00)
---	-----------	--

(21) Numéro de la demande internationale: PCT/FR99/02529

(22) Date de dépôt international: 18 octobre 1999 (18.10.99)

(30) Données relatives à la priorité:
98/13135 20 octobre 1998 (20.10.98) FR(71) Déposant (pour tous les Etats désignés sauf US): COMMIS-
SARIAT A L'ENERGIE ATOMIQUE [FR/FR]; 31-33, rue
de la Fédération, F-75752 Paris 15ème (FR).

(72) Inventeurs; et

(75) Inventeurs/Déposants (US seulement): JOLY, Jean-Pierre
[FR/FR]; 22, Place Salvador Allende, F-38120 St Egrève
(FR). BRUEL, Michel [FR/FR]; Presvert n° 9, F-38113
Veurey (FR). JAUSSAUD, Claude [FR/FR]; 6, allée des
Tonnelles, F-38240 Meylan (FR).(74) Mandataire: LEHU, Jean; Brevatome, 3, rue du Docteur
Lancereaux, F-75008 Paris (FR).(81) Etats désignés: US, brevet européen (AT, BE, CH, CY, DE,
DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).


Publiée

Avec rapport de recherche internationale.

(54) Title: STRUCTURE COMPRISING A SEMICONDUCTOR LAYER AND/OR ELECTRONIC ELEMENTS ON AN INSULATING
SUPPORT AND METHOD FOR MAKING SAME(54) Titre: STRUCTURE COMPORTANT UNE COUCHE SEMICONDUCTRICE ET/OU DES ELEMENTS ELECTRONIQUES SUR
UN SUPPORT ISOLANT ET SON PROCEDE DE FABRICATION

(57) Abstract

The invention concerns
a structure (3) comprising
a semiconductor layer (4)
directly mounted on an
electrically insulating support
(1). The support (1) is made
of semiconductor material
electrically insulated following
irradiation with particles.



(57) Abrégé

L'invention concerne une
structure (3) comportant une couche semiconductrice (4) rapportée sur un support (1) électriquement isolant. Le support (1) est constitué à
partir de matériau semiconducteur rendu électriquement isolant suite à une irradiation par des particules.

UNIQUEMENT A TITRE D'INFORMATION

Codes utilisés pour identifier les Etats parties au PCT, sur les pages de couverture des brochures publiant des demandes internationales en vertu du PCT.

AL	Albanie	ES	Espagne	LS	Lesotho	SI	Slovénie
AM	Arménie	FI	Finlande	LT	Lituanie	SK	Slovaquie
AT	Autriche	FR	France	LU	Luxembourg	SN	Sénégal
AU	Australie	GA	Gabon	LV	Lettonie	SZ	Swaziland
AZ	Azerbaïdjan	GB	Royaume-Uni	MC	Monaco	TD	Tchad
BA	Bosnie-Herzégovine	GE	Géorgie	MD	République de Moldova	TG	Togo
BB	Barbade	GH	Ghana	MG	Madagascar	TJ	Tadjikistan
BE	Belgique	GN	Guinée	MK	Ex-République yougoslave de Macédoine	TM	Turkménistan
BF	Burkina Faso	GR	Grèce	ML	Mali	TR	Turquie
BG	Bulgarie	HU	Hongrie	MN	Mongolie	TT	Trinité-et-Tobago
BJ	Bénin	IE	Irlande	MR	Mauritanie	UA	Ukraine
BR	Brésil	IL	Israël	MW	Malawi	UG	Ouganda
BY	Bélarus	IS	Islande	MX	Mexique	US	Etats-Unis d'Amérique
CA	Canada	IT	Italie	NE	Niger	UZ	Ouzbékistan
CF	République centrafricaine	JP	Japon	NL	Pays-Bas	VN	Viet Nam
CG	Congo	KE	Kenya	NO	Norvège	YU	Yougoslavie
CH	Suisse	KG	Kirghizistan	NZ	Nouvelle-Zélande	ZW	Zimbabwe
CI	Côte d'Ivoire	KP	République populaire démocratique de Corée	PL	Pologne		
CM	Cameroun	KR	République de Corée	PT	Portugal		
CN	Chine	KZ	Kazakhstan	RO	Roumanie		
CU	Cuba	LC	Sainte-Lucie	RU	Fédération de Russie		
CZ	République tchèque	LI	Liechtenstein	SD	Soudan		
DE	Allemagne	LK	Sri Lanka	SE	Suède		

**STRUCTURE COMPORTANT UNE COUCHE SEMICONDUCTRICE ET/OU
DES ELEMENTS ELECTRONIQUES SUR UN SUPPORT ISOLANT ET
SON PROCEDE DE FABRICATION**

5

Domaine technique

La présente invention concerne une structure comportant une couche semiconductrice et/ou
10 des éléments électroniques sur un support isolant et son procédé de fabrication.

Etat de la technique antérieure

15 Le besoin d'intégration dans un même circuit intégré de fonction logiques, analogiques, de composants passifs et actifs radiofréquences, impose de porter une attention particulière aux pertes électriques liées à la nature du support sur lequel
20 sont réalisés les circuits. Il est en particulier important que, à l'exception des zones de la couche superficielle de la structure où sont réalisés les dispositifs électroniques et des éléments électroniques, le reste de la structure soit hautement
25 résistif ou isolant électrique. De plus, il est important d'éviter l'auto-échauffement des dispositifs électroniques et, plus généralement, l'élévation de température de cette couche superficielle. Pour cela, il est important d'éviter la présence sous cette couche
30 superficielle d'un matériau qui soit mauvais conducteur thermique ou isolant thermique.

Les dispositifs électroniques en arséniure de gallium (AsGa) peuvent être réalisés sur des Structures constitués d'une plaquette d'AsGa dit
35 semi-isolant, servant de support, recouverte d'une

couche épitaxiée d'AsGa apte à y réaliser les dispositifs désirés. L'utilisation d'une plaquette d'AsGa comme support présente plusieurs inconvénients qui sont : leur coût élevé, leur limitation de taille
5 (diamètre de 150 mm au maximum), leur mauvaise adaptation à la réalisation de circuits intégrés complexes et leur mauvaise conductibilité thermique.

Le silicium présente une conductibilité thermique qui peut être considérée comme satisfaisante.
10 Cependant, pour rendre le silicium électriquement isolant, il faudrait pouvoir l'élaborer avec une pureté extrême, ce qui est souvent difficile. Le procédé de fabrication par fusion de zone permet d'obtenir du silicium présentant une isolation électrique
15 satisfaisante. Cependant, ce procédé est coûteux à mettre en œuvre et il ne peut fournir de plaquettes de grande dimension (c'est-à-dire de diamètre supérieur à 150 mm).

Il est connu par ailleurs que la
20 résistivité d'un matériau semiconducteur augmente lorsque ce matériau a été soumis à un flux de particules énergétiques. On peut se reporter à ce sujet aux articles suivants :

- "Neutron Transmutation Doping" de H.
25 HERZER, paru dans Proceedings of the Third International Symposium on Silicon Materials Science and Technology. Semiconductor Silicon 1977, édité par H.R. HUFF et E. SIRTIL, The Electrochemical Society Inc., P.O. Box 2071, Princeton, N.J. 08540, Vol. 77-2,
30 pages 106-115.

- "The Effect of Fast Neutron Bombardment on the Electrical Properties of p-and n-Type Silicon Carbide" de P. NAGELS et M. DENAYER, 7th International Conference on the Physics of Semiconductors. Radiation

Damage in Semiconductors, Paris-Royaumont, France, 1964, édité par Dunod, Paris, 1965, pages 225-233.

L'augmentation de la résistivité des matériaux semiconducteurs soumis à un flux de particules résulte de la création de défauts (déplacements atomiques) qui se traduisent par des niveaux profonds (pièges) dans la bande interdite de semiconducteur. Lorsque la densité de ces centres est plus élevée que la densité de dopants (niveaux peu profonds), le niveau de Fermi se retrouve figé à une valeur proche de celle des niveaux profonds résultant de l'irradiation et rendant ainsi le matériau isolant.

Ce phénomène d'augmentation de la résistivité des matériaux semiconducteurs soumis à irradiation a été étudié pour la raison qu'il est gênant pour la tenue des composants aux radiations. Les défauts créés perturbent en effet notablement les caractéristiques de ces composants (résistivités, piégeage des porteurs, dégradation de la mobilité des porteurs).

Exposé de l'invention

Afin de résoudre les problèmes liés aux structures de l'art antérieur formées d'une couche semiconductrice ou d'éléments électroniques tels que des puces sur un support isolant, les inventeurs de la présente invention ont eu l'idée d'utiliser le phénomène d'augmentation de la résistivité des matériaux semiconducteurs soumis à irradiation pour obtenir des supports satisfaisants. Ils ont donc mis à profit un phénomène considéré jusqu'à présent comme un inconvénient.

Il est à noter que les défauts ainsi créés dans le silicium, et plus encore dans le carbure de

silicium, sont très stables en température, ce qui permet de garder le caractère isolant même après recuit. De plus, en raison de sa large bande interdite et de la profondeur des niveaux de pièges créés, le
5 carbure de silicium devenu isolant peut le rester jusqu'à des températures élevées de fonctionnement des dispositifs élaborés dans la couche semiconductrice superficielle (par exemple 200 à 300°C, voire plus) ou plus généralement des dispositifs électroniques.

10 La présente invention permet ainsi de fournir des structures comportant une couche semiconductrice et/ou des éléments électroniques reposant sur un support qui est à la fois électriquement isolant et bon conducteur thermique.

15 On entend par éléments électroniques tous les éléments actifs et/ou passifs éventuellement regroupés sous forme de puces et rapportés par exemple par les techniques de "Flip Chip" sur un support isolant.

20 Un autre avantage de la présente invention est que le support et la couche semiconductrice superficielle pouvant être réalisés à partir du même matériau de base, il ne se pose pas de problème dû à des différences de coefficient de dilatation thermique
25 entre ces parties de structure.

L'invention a donc pour objet un procédé de fabrication d'une structure comportant une couche semiconductrice et/ou au moins un élément électronique sur un support électriquement isolant, comprenant une
30 étape d'irradiation d'une plaquette de matériau semiconducteur par des particules susceptibles de rendre électriquement isolant ce matériau semiconducteur par création de défauts, ladite plaquette irradiée procurant ainsi le support
35 électriquement isolant, caractérisé en ce que la couche

semiconductrice et/ou l'élément électronique sont rapportés sur la plaquette irradiée.

L'étape d'irradiation peut être mise en œuvre sur une plaquette de matériau semiconducteur possédant une conductibilité thermique considérée comme satisfaisante.

Le matériau semiconducteur de la plaquette peut être soumis à une irradiation de neutrons, d'électrons, d'ions, de particules α , etc... L'énergie de ces particules est choisie de façon que l'ensemble du volume de la plaquette, ou une proportion significative de celui-ci, soit irradié. La dose d'irradiation est choisie de façon que la résistivité finale du support soit suffisamment élevée pour l'application désirée.

La couche semiconductrice peut être obtenue à partir d'une plaquette complémentaire de matériau semiconducteur collée sur la plaquette irradiée, ladite plaquette complémentaire étant amincie pour fournir ladite couche rapportée. Elle peut aussi être obtenue à partir d'une plaquette complémentaire de matériau semiconducteur dans laquelle la couche semiconductrice a été définie par une couche de microcavités générées par implantation ionique, la plaquette complémentaire étant collée sur la plaquette irradiée puis clivée au niveau de la couche de microcavités pour ne conserver que la couche semiconductrice sur la plaquette irradiée. De préférence, le clivage de la plaquette complémentaire est obtenu par la coalescence des microcavités résultant d'un traitement thermique. La couche rapportée peut également être obtenue à partir d'une plaquette complémentaire de matériau semiconducteur dans laquelle a été définie une couche intermédiaire permettant de séparer la couche semiconductrice du reste de la plaquette

complémentaire, cette couche intermédiaire étant
attaquable sélectivement par rapport à ladite couche
semiconductrice et au reste de la plaquette
complémentaire ou apte à être arrachée mécaniquement du
5 reste de la plaquette complémentaire après que celle-ci
ait été collée sur la plaquette irradiée. Cette couche
intermédiaire est obtenue par exemple par attaque
anodique d'une plaquette initiale destinée à constituer
la plaquette complémentaire, cette attaque anodique
10 produisant une couche poreuse formant la couche
intermédiaire, la couche semiconductrice étant
constituée par épitaxie réalisée sur la couche
intermédiaire. Avantageusement, le collage de ladite
plaquette complémentaire sur ladite plaquette irradiée
15 est obtenu par adhésion moléculaire. Avantageusement,
les surfaces à coller ont subi une préparation
permettant de favoriser leur collage par adhésion
moléculaire. Le procédé peut comprendre aussi
l'interposition d'une couche intermédiaire entre la
20 plaquette irradiée et la plaquette complémentaire afin
d'améliorer le collage.

Lorsque la couche semiconductrice est une
couche rapportée sur la plaquette irradiée, elle peut
avoir été au préalable au moins partiellement traitée
25 pour y élaborer au moins un composant électronique.

L'invention a aussi pour objet une
structure comportant une couche semiconductrice et/ou
au moins un élément électronique sur un support
électriquement isolant, le support isolant comportant
30 un matériau semiconducteur dont la résistivité a été
augmentée par irradiation au moyen de particules,
caractérisée en ce que la couche semiconductrice et/ou
l'élément électronique sont des éléments rapportés sur
la plaquette irradiée. Le matériau semiconducteur du
35 support isolant peut être choisi pour posséder une

conductibilité thermique considérée comme satisfaisante.

La couche semiconductrice peut comporter au moins un composant électronique réalisé totalement ou
5 partiellement. La structure peut comprendre en outre une couche intermédiaire entre le support électriquement isolant et la couche semiconductrice. La couche semiconductrice peut être en un matériau choisi
10 parmi le silicium, l'arséniure de gallium, le carbure de silicium et le phosphure d'indium. Le support électriquement isolant peut être en un matériau choisi parmi le silicium et le carbure de silicium.

Brève description des dessins

15

L'invention sera mieux comprise et d'autres avantages et particularités apparaîtront à la lecture de la description qui va suivre, donnée à titre d'exemple non limitatif, accompagnée des dessins
20 annexés parmi lesquels :

- la figure 1 représente, en vue transversale, une plaquette de matériau semiconducteur au cours de l'étape d'irradiation du procédé selon l'invention,

25 - la figure 2 représente, en vue transversale, une structure comportant une couche semiconductrice sur un support électriquement isolant selon la présente invention,

- la figure 3 illustre un mode de mise en
30 œuvre de la présente invention,

- la figure 4 représente, en vue transversale, la structure obtenue après avoir mis en œuvre le procédé illustré par la figure 3,

- la figure 5 illustre un mode de mise en
35 œuvre de la présente invention pour lequel des

composants électroniques ont été réalisés dans la couche semiconductrice avant son report sur le support irradié,

5 - la figure 6 représente, en vue transversale, la structure obtenue après avoir mis en œuvre le procédé illustré par la figure 5,

10 - la figure 7 représente, en vue transversale, une structure selon l'invention comportant des éléments électroniques sur un support électriquement isolant.

Description détaillée de modes de réalisation de l'invention

15 Pour réaliser le support électriquement isolant et pour certaines applications de conductibilité thermique satisfaisante, on peut partir d'une plaquette de matériau semiconducteur classique, disponible selon les tailles et la qualité voulues et
20 de résistivité usuelle. A titre d'exemple, on peut citer le silicium qui possède une conductibilité thermique de 1,5 W/cm.K, le carbure de silicium soit monocristallin soit polycristallin possédant une conductibilité thermique de 4,5 et 3 W/cm.K
25 respectivement.

Pour rendre la plaquette isolante électriquement on l'irradie avec un flux de particules de façon à créer des défauts dans le réseau cristallin. C'est ce que représente la figure 1 qui montre une
30 plaquette de matériau semiconducteur 1 soumise à une irradiation de particules représentée par les flèches 2. Les défauts cristallins créés ont pour effet d'augmenter très fortement la résistivité électrique du matériau semiconducteur.

L'irradiation est de préférence réalisée au moyen d'un flux de neutrons comportant une proportion élevée de neutrons énergétiques qui sont efficaces pour la création des défauts voulus. On entend par neutrons énergétiques ceux qui vont des neutrons épithermiques jusqu'aux neutrons rapides, soit une gamme d'énergie allant de quelques eV à quelques MeV, par opposition aux neutrons thermiques (de quelques meV à quelques eV) qui sont moins efficaces pour la création de défauts et qui génèrent des transmutations. Selon l'invention, l'irradiation est faite dans des conditions très différentes de celles utilisées dans la technique dite de "neutron transmutation doping" où l'on favorise le rapport inverse puisque l'on cherche à éviter la création de défauts et à maximaliser les transmutations pour, par exemple, transformer l'isotope 30 du silicium en phosphore. L'irradiation peut être réalisée dans un réacteur nucléaire, de type piscine par exemple, ou au moyen d'un générateur de neutrons utilisant les réactions nucléaires d'un faisceau de particules chargées avec une cible. On peut utiliser dans ce cas un faisceau d'ions deutérium bombardant une cible tritiée.

L'irradiation de la plaquette semi-conductrice avec un flux intégré suffisant de neutrons énergétiques, de l'ordre de $2 \cdot 10^{15}$ à $5 \cdot 10^{16}$ neutrons/cm², crée suffisamment de défauts pour qu'il soit très difficile de les recuire au cours des traitements thermiques postérieurs que la structure peut subir au cours de son utilisation. On peut noter que l'irradiation peut aussi être réalisée sur le lingot, la découpe du lingot et son conditionnement sous forme de plaquettes étant réalisés par la suite.

Une dose de neutrons énergétiques de 10^{17} neutrons/cm² permet d'obtenir une résistivité

supérieure à $10^4 \Omega \cdot \text{cm}$ dans le carbure de silicium quelle que soit la résistivité de départ. Pour le silicium, une dose de 10^{15} neutrons/ cm^2 permet d'obtenir une résistivité supérieure à $10^5 \Omega \cdot \text{cm}$, ce qui permet
5 d'utiliser comme matériau semiconducteur du silicium obtenu par la méthode de Czochralski.

Après irradiation, l'ensemble de la plaquette est dans un état de forte résistivité et, telle quelle, est impropre à la réalisation de
10 dispositifs électroniques.

Si la plaquette de matériau semiconducteur irradiée est par exemple en carbure de silicium, la couche semiconductrice destinée à l'élaboration de composants électroniques est rapportée sur la plaquette
15 irradiée. On obtient la structure 3, représentée à la figure 2, constitué d'un support isolant 1 auquel adhère la couche semiconductrice 4.

La couche semiconductrice peut être rendue adhérente au support isolant par collage. Ce mode de
20 mise en œuvre est illustré par la figure 3 qui montre la mise en contact adhérent du support isolant 1 (par exemple en silicium ou en SiC) avec une plaquette semiconductrice 10 (par exemple en Si, AsGa, SiC) destinée à fournir la couche semiconductrice. La mise
25 en contact adhérent peut se faire au moyen d'une substance adhésive. Elle peut également se faire par la technique d'adhésion moléculaire. Dans ce cas, on peut utiliser une couche intermédiaire 11 pour assurer une
30 meilleure qualité du collage et/ou de meilleures propriétés d'interface entre le support isolant et la couche semiconductrice superficielle de la future structure.

L'épaisseur de la couche semiconductrice de la structure doit être une fraction de l'épaisseur de
35 la plaquette semiconductrice 10. Sur la figure 3, la

futur couche semiconductrice est délimitée par la ligne en traits interrompus 12.

Une fois le collage réalisé, la partie non désirée de la plaquette semiconductrice 10 est éliminée. Différentes méthodes peuvent être utilisées pour parvenir à ce résultat. On peut utiliser la rectification, l'attaque chimique, le polissage. On peut aussi utiliser le procédé de clivage divulgué par le document FR-A-2 681 472 et qui présente l'avantage de conserver la partie non désirée de la plaquette 10 sous une forme réutilisable. Ce procédé implique que la plaquette 10 a subi au préalable une implantation ionique qui a permis de générer une couche de microcavités le long de la ligne 12. Une fois le collage des plaquettes 1 et 10 réalisé, le clivage est obtenu par un traitement thermique approprié.

Une fois éliminée la partie non désirée de la plaquette 10 on obtient la structure représentée à la figure 4, c'est-à-dire une structure 13 formée d'un support isolant 1, d'une couche intermédiaire 11 et d'une couche semiconductrice superficielle 14. Cette structure peut par exemple comprendre un support 1 en silicium rendu électriquement isolant supportant une couche 11 d'oxyde de silicium qui supporte elle-même une couche superficielle 14 de silicium apte à l'élaboration de composants électroniques. Un polissage final permet éventuellement de parfaire l'état de surface de la couche superficielle 14.

Le collage peut permettre la mise en place sur le support isolant d'une couche semiconductrice dans laquelle on a réalisé, partiellement ou complètement, des composants électroniques. C'est ce que représente la figure 5 qui montre la mise en contact adhérent du support isolant 1 avec une plaquette semiconductrice 20 par l'intermédiaire d'une

couche intermédiaire 11 de collage. La référence 21 représente des composants électroniques qui ont été réalisés à partir de la face 22 de la plaquette semiconductrice 20. La future couche semiconductrice de la structure est délimitée par la ligne en traits interrompus 23.

Une fois le collage réalisé, la partie non désirée de la plaquette semiconductrice 20 est éliminée, par exemple par l'une des méthodes mentionnées plus haut. On obtient alors la structure représentée à la figure 6, c'est-à-dire une structure 24 formée d'un support isolant 1, d'une couche intermédiaire 11 et d'une couche semiconductrice superficielle 25 contenant des composants électroniques 21.

La figure 7 représente une structure 30 selon l'invention comportant cette fois le support isolant 1 sur une face duquel ont été reportés directement des éléments électroniques 31, par exemple des puces électroniques

REVENDEICATIONS

1. Procédé de fabrication d'une structure
5 (13,24,30) comportant une couche semiconductrice
(14,25) et/ou au moins un élément électronique (21,31)
sur un support électriquement isolant (1), comprenant
une étape d'irradiation d'une plaquette de matériau
semiconducteur par des particules susceptibles de
10 rendre électriquement isolant ce matériau
semiconducteur par création de défauts, ladite
plaquette irradiée procurant ainsi le support
électriquement isolant (1), caractérisé en ce que la
couche semiconductrice (14,25) et/ou l'élément
15 électronique (21,31) sont rapportés sur la plaquette
irradiée.

2. Procédé selon la revendication 1,
caractérisé en ce que l'étape d'irradiation est mise en
oeuvre sur une plaquette de matériau semiconducteur
20 possédant une conductibilité thermique considérée comme
satisfaisante.

3. Procédé selon l'une des revendications 1
ou 2, caractérisé en ce que les particules de l'étape
d'irradiation sont choisies parmi un ou plusieurs types
25 de particules parmi les neutrons, les électrons, les
ions, les particules α .

4. Procédé selon la revendication 1,
caractérisé en ce que la couche semiconductrice (14,25)
est obtenue à partir d'une plaquette complémentaire de
30 matériau semiconducteur (10,20) collée sur la plaquette
irradiée (1), ladite plaquette complémentaire étant
aminée pour fournir ladite couche rapportée.

5. Procédé selon la revendication 4,
caractérisé en ce que la couche semiconductrice (14,25)
35 est obtenue à partir d'une plaquette complémentaire de

matériau semiconducteur (10,20) dans laquelle la couche semiconductrice a été définie par une couche de microcavités générées par implantation ionique, la plaquette complémentaire étant collée sur la plaquette irradiée (1) puis clivée au niveau de la couche de microcavités pour ne conserver que la couche semiconductrice sur la plaquette irradiée.

6. Procédé selon la revendication 5, caractérisé en ce que le clivage de la plaquette complémentaire (10,20) est obtenu par la coalescence des microcavités résultant d'un traitement thermique.

7. Procédé selon la revendication 1, caractérisé en ce que la couche semiconductrice est obtenue à partir d'une plaquette complémentaire de matériau semiconducteur dans laquelle a été définie une couche intermédiaire permettant de séparer la couche semiconductrice du reste de la plaquette complémentaire, cette couche intermédiaire étant attaquable sélectivement par rapport à ladite couche semiconductrice et au reste de la plaquette complémentaire ou étant apte à être arrachée mécaniquement du reste de la plaquette complémentaire après que celle-ci ait été collée sur la plaquette irradiée.

8. Procédé selon la revendication 7, caractérisé en ce que la couche intermédiaire est obtenue par attaque anodique d'une plaquette initiale destinée à constituer la plaquette complémentaire, cette attaque anodique produisant une couche poreuse formant ladite couche intermédiaire, ladite couche semiconductrice étant constituée par épitaxie réalisée sur la couche intermédiaire.

9. Procédé selon l'une quelconque des revendications 4 à 8, caractérisé en ce que le collage

de ladite plaquette complémentaire (10,20) sur ladite plaquette irradiée est obtenu par adhésion moléculaire.

10. Procédé selon la revendication 9, caractérisé en ce que les surfaces à coller ont subi
5 une préparation permettant de favoriser leur collage par adhésion moléculaire.

11. Procédé selon la revendication 9, caractérisé en ce qu'il comprend l'interposition d'une couche intermédiaire (11) entre la plaquette irradiée
10 (1) et la plaquette complémentaire (10,20) afin d'améliorer le collage.

12. Procédé selon l'une quelconque des revendications 1 à 11, caractérisé en ce que la couche semiconductrice a été, avant d'être rapportée sur la
15 plaquette irradiée, au moins partiellement traitée pour y élaborer au moins un composant électronique (21).

13. Structure (13,24,30) comportant une couche semiconductrice (14,25) et/ou au moins un élément électronique (21,31) sur un support
20 électriquement isolant (1), le support isolant (1) comportant un matériau semiconducteur dont la résistivité a été augmentée par irradiation au moyen de particules, caractérisée en ce que la couche semiconductrice (14,25) et/ou l'élément électronique
25 (21,31) sont des éléments rapportés sur la plaquette irradiée.

14. Structure selon la revendication 13, caractérisée en ce que le matériau semiconducteur du support isolant possède une conductibilité thermique
30 considérée comme satisfaisante.

15. Structure selon la revendication 13, caractérisée en ce que la couche semiconductrice (25) est une couche rapportée comportant au moins un composant électronique (21) réalisé totalement ou
35 partiellement.

16. Structure selon l'une quelconque des revendications 13 à 15, caractérisée en ce qu'elle comprend en outre une couche intermédiaire (11) entre le support électriquement isolant (1) et la couche
5 semiconductrice (14, 25).

17. Structure selon l'une quelconque des revendications 13 à 16, caractérisée en ce que la couche semiconductrice (4, 14, 25) est en un matériau choisi parmi le silicium, l'arséniure de gallium, le
10 carbure de silicium et le phosphore d'indium.

18. Structure selon l'une quelconque des revendications 13 à 17, caractérisée en ce que le support électriquement isolant (1) est en un matériau choisi parmi le silicium et le carbure de silicium.
15






FIG. 4




FIG. 5





FIG. 6






FIG. 7

INTERNATIONAL SEARCH REPORT

International Application No

PCT/FR 99/02529

A. CLASSIFICATION OF SUBJECT MATTER

IPC 7 H01L21/762 H01L21/263 H01L23/14 H01L21/76

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

IPC 7 H01L

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the International search (name of data base and, where practical, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category *	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	US 4 469 527 A (SUGANO TAKUO ET AL) 4 September 1984 (1984-09-04)	1-3, 17
Y	column 2, line 39 -column 3, line 13 column 5, line 40 -column 6, line 46	4-16, 18
Y	DI CIOCCIO L ET AL: "Silicon carbide on insulator formation by the Smart-Cut(R) process" MATERIALS SCIENCE AND ENGINEERING B, vol. 46, no. 1-3, 1 April 1997 (1997-04-01), page 349-356 XP004085343 paragraph '0003!	4-6, 13, 14, 16
	— -/-	

☒ Further documents are listed in the continuation of box C.

☒ Patent family members are listed in annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier document but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art.

"&" document member of the same patent family

Date of the actual completion of the international search

22 December 1999

Date of mailing of the international search report

11/01/2000

Name and mailing address of the ISA
European Patent Office, P.B. 5818 Patentlaan 2

Authorized officer

INTERNATIONAL SEARCH REPORT

International Application No

PCT/FR 99/02529

C.(Continuation) DOCUMENTS CONSIDERED TO BE RELEVANT

Category *	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	<p>PATENT ABSTRACTS OF JAPAN vol. 096, no. 003, 29 March 1996 (1996-03-29) & JP 07 302889 A (CANON INC), 14 November 1995 (1995-11-14) abstract -& US 5 856 229 A figure 1</p>	7-11
Y	<p>EP 0 807 970 A (COMMISSARIAT ENERGIE ATOMIQUE) 19 November 1997 (1997-11-19) column 8, line 10 - line 13; figure 3</p>	12, 15
Y	<p>"IMPROVED PACKAGING FOR VLSIC" NTIS TECH NOTES, 1 August 1990 (1990-08-01), pages 645, 1-02, XP000162714 figure</p>	18

INTERNATIONAL SEARCH REPORT

Information on patent family members

International Application No

PCT/FR 99/02529

Patent document cited in search report	Publication date	Patent family member(s)	Publication date
US 4469527 A	04-09-1984	JP 1602801 C	29-03-1991
		JP 2031493 B	13-07-1990
		JP 57210635 A	24-12-1982
JP 07302889 A	14-11-1995	US 5856229 A	05-01-1999
		JP 11135761 A	21-05-1999
		JP 11135762 A	21-05-1999
EP 0807970 A	19-11-1997	FR 2748851 A	21-11-1997
		JP 10050628 A	20-02-1998
		SG 52966 A	28-09-1998

RAPPORT DE RECHERCHE INTERNATIONALE

Demande internationale No

PCT/FR 99/02529

A. CLASSEMENT DE L'OBJET DE LA DEMANDE

CIB 7 H01L21/762 H01L21/263 H01L23/14 H01L21/76

Selon la classification internationale des brevets (CIB) ou à la fois selon la classification nationale et la CIB

B. DOMAINES SUR LESQUELS LA RECHERCHE A PORTE

Documentation minimale consultée (système de classification suivi des symboles de classement)

CIB 7 H01L

Documentation consultée autre que la documentation minimale dans la mesure où ces documents relèvent des domaines sur lesquels a porté la recherche

Base de données électronique consultée au cours de la recherche internationale (nom de la base de données, et si réalisable, termes de recherche utilisés)

C. DOCUMENTS CONSIDERES COMME PERTINENTS

Catégorie *	Identification des documents cités, avec, le cas échéant, l'indication des passages pertinents	no. des revendications visées
X	US 4 469 527 A (SUGANO TAKUO ET AL) 4 septembre 1984 (1984-09-04)	1-3, 17
Y	colonne 2, ligne 39 - colonne 3, ligne 13 colonne 5, ligne 40 - colonne 6, ligne 46	4-16, 18
Y	DI CIOCCIO L ET AL: "Silicon carbide on insulator formation by the Smart-Cut(R) process" MATERIALS SCIENCE AND ENGINEERING B, vol. 46, no. 1-3, 1 avril 1997 (1997-04-01), page 349-356 XP004085343 alinéa '0003!	4-6, 13, 14, 16



Voir la suite du cadre C pour la fin de la liste des documents



Les documents de familles de brevets sont indiqués en annexe

* Catégories spéciales de documents cités:

"A" document définissant l'état général de la technique, non considéré comme particulièrement pertinent

"E" document antérieur, mais publié à la date de dépôt international ou après cette date

"L" document pouvant jeter un doute sur une revendication de priorité ou cité pour déterminer la date de publication d'une autre citation ou pour une raison spéciale (telle qu'indiquée)

"O" document se référant à une divulgation orale, à un usage, à une exposition ou tous autres moyens

"P" document publié avant la date de dépôt international, mais postérieurement à la date de priorité revendiquée

"T" document ultérieur publié après la date de dépôt international ou la date de priorité et n'appartenant pas à l'état de la technique pertinent, mais cité pour comprendre le principe ou la théorie constituant la base de l'invention

"X" document particulièrement pertinent; l'invention revendiquée ne peut être considérée comme nouvelle ou comme impliquant une activité inventive par rapport au document considéré isolément

"Y" document particulièrement pertinent; l'invention revendiquée ne peut être considérée comme impliquant une activité inventive lorsque le document est associé à un ou plusieurs autres documents de même nature, cette combinaison étant évidente pour une personne du métier

"Z" document qui fait partie de la même famille de brevets

Date à laquelle la recherche internationale a été effectivement achevée

22 décembre 1999

Date d'expédition du présent rapport de recherche internationale

11/01/2000

Nom et adresse postale de l'administration chargée de la recherche internationale
Office Européen des Brevets, P.B. 5818 Patentlaan 2

Fonctionnaire autorisé

RAPPORT DE RECHERCHE INTERNATIONALE

Demande internationale No

PCT/FR 99/02529

C.(suite) DOCUMENTS CONSIDERES COMME PERTINENTS

Catégorie	Identification des documents cités, avec, le cas échéant, l'indication des passages pertinents	no. des revendications visées
Y	PATENT ABSTRACTS OF JAPAN vol. 096, no. 003, 29 mars 1996 (1996-03-29) & JP 07 302889 A (CANON INC), 14 novembre 1995 (1995-11-14) abrégé -& US 5 856 229 A figure 1	7-11
Y	EP 0 807 970 A (COMMISSARIAT ENERGIE ATOMIQUE) 19 novembre 1997 (1997-11-19) colonne 8, ligne 10 - ligne 13; figure 3	12, 15
Y	"IMPROVED PACKAGING FOR VLSIC" NTIS TECH NOTES, 1 août 1990 (1990-08-01), pages 645, 1-02, XP000162714 figure	18

RAPPORT DE RECHERCHE INTERNATIONALE

Renseignements relatifs aux membres de familles de brevets

Demande internationale No

PCT/FR 99/02529

Document brevet cité au rapport de recherche	Date de publication	Membre(s) de la famille de brevet(s)	Date de publication
US 4469527 A	04-09-1984	JP 1602801 C	29-03-1991
		JP 2031493 B	13-07-1990
		JP 57210635 A	24-12-1982
JP 07302889 A	14-11-1995	US 5856229 A	05-01-1999
		JP 11135761 A	21-05-1999
		JP 11135762 A	21-05-1999
EP 0807970 A	19-11-1997	FR 2748851 A	21-11-1997
		JP 10050628 A	20-02-1998
		SG 52966 A	28-09-1998